

EUROPEAN PATENT OFFICE

Patent Abstracts of Japan

PUBLICATION NUMBER : 2000078484
PUBLICATION DATE : 14-03-00


APPLICATION DATE : 28-08-98
APPLICATION NUMBER : 10257662

APPLICANT : OLYMPUS OPTICAL CO LTD;

INVENTOR : TAKAYANAGI ISAO;

INT.CL. : H04N 5/335 H04N 5/238

TITLE : IMAGE INPUT DEVICE



ABSTRACT : PROBLEM TO BE SOLVED: To perform high-speed exposure control in real time during the exposure of an imaging device.

SOLUTION: This device is provided with a X-Y address selection two-dimensional solid state imaging device 3 capable of non-destruction reading and a mechanical shutter 2 arranged on the front face of the imaging device 3. In this case, exposure is started by simultaneously resetting all the pixels of the imaging device 3 in the state of opening the mechanical shutter 2 and corresponding to an exposure end signal from an exposure time control means (CPU 8) for reading only the partial pixel area of imaging device 3 with no destruction and controlling the exposure time of the imaging device 3 based on the provided read signal, the mechanical shutter 2 is closed so that exposure is finished.

COPYRIGHT: (C)2000,JPO

(19)日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開2000-78484

(P2000-78484A)

(43)公開日 平成12年3月14日 (2000.3.14)

(51)Int.Cl.⁷

H 0 4 N 5/335
5/238

識別記号

F I

H 0 4 N 5/335
5/238

テ-マコト(参考)
Q 5 C 0 2 2
Z 5 C 0 2 4

審査請求 未請求 請求項の数 6 FD (全 6 頁)

(21)出願番号 特願平10-257662

(22)出願日 平成10年8月28日 (1998.8.28)

(71)出願人 000000376

オリンパス光学工業株式会社
東京都渋谷区幡ヶ谷2丁目43番2号

(72)発明者 風間 里志

東京都渋谷区幡ヶ谷2丁目43番2号 オリ
ンパス光学工業株式会社内

(72)発明者 高柳 功

東京都渋谷区幡ヶ谷2丁目43番2号 オリ
ンパス光学工業株式会社内

(74)代理人 10008/273

弁理士 最上 健治


最終頁に統く

(54)【発明の名称】 画像入力装置

(57)【要約】

【課題】 撮像素子の露光中にリアルタイムで高速に露
光制御を行えるようにした画像入力装置を提供する。

【解決手段】 非破壊読み出し可能なX-Yアドレス選
択型2次元固体撮像素子3と、該撮像素子の前面に配置
された機械式シャッタ2とを備え、機械式シャッタを開
成した状態で前記撮像素子の全画素を一括してリセット
して露光を開始させ、撮像素子の一部の画素領域のみを
非破壊読み出しして得られた読み出し信号に基づいて撮
像素子の露光時間制御を行う露光時間制御手段からの露
光終了信号により、機械式シャッタを開成して露光を終
了させるように構成する。



【特許請求の範囲】

【請求項1】 非破壊読み出し可能なX-Yアドレス選択型2次元固体撮像素子と、該2次元固体撮像素子の前面に配置された機械式シャッタと、前記2次元固体撮像素子の全画素を一括して初期化するリセット手段と、前記機械式シャッタを開成した状態で前記リセット手段を作動させて前記2次元固体撮像素子の露光を開始させる手段と、前記2次元固体撮像素子の露光開始後、該撮像素子の一部の画素領域のみを非破壊読み出して得られた読み出し信号に基づいて、該撮像素子の露光時間制御を行う手段と、該露光時間制御手段からの露光終了信号に基づいて前記機械式シャッタを閉成して露光を終了させる制御手段とを備えていることを特徴とする画像入力装置。

【請求項2】 前記露光時間制御手段は、前記2次元固体撮像素子の一部の画素領域の前記非破壊読み出しを複数回行い露光時間制御を行うように構成されていることを特徴とする請求項1に係る画像入力装置。

【請求項3】 前記露光時間制御手段は、前記2次元固体撮像素子の一部の画素領域の前記非破壊読み出しを1回行い、該1回の読み出しで得られた読み出し信号に基づき外挿により前記2次元固体撮像素子の露光時間制御を行うように構成されていることを特徴とする請求項1に係る画像入力装置。

【請求項4】 前記2次元固体撮像素子の非破壊読み出しを行う一部の画素領域は複数行で構成され、該複数行の信号を同時に読み出す手段と、該複数行の画素の信号を加算する手段とを有し、前記同時読み出し手段で同時に読み出された複数行の画素の信号の加算平均値を用いて前記2次元固体撮像素子の露光時間制御を行うように構成されていることを特徴とする請求項1～3のいずれか1項に係る画像入力装置。

【請求項5】 ストロボ装置を備え、該ストロボ装置は前記2次元固体撮像素子の露光期間中に複数回発光するように構成されていることを特徴とする請求項1～4のいずれか1項に係る画像入力装置。

【請求項6】 前記2次元固体撮像素子は、複数の画素出力信号線を備え、且つ前記リセット手段を作動させるリセット信号に同期して、前記複数の画素出力信号線を所定の電圧にクランプする手段を備えていることを特徴とする請求項1～5のいずれか1項に係る画像入力装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】この発明は、画像入力装置に関し、特に2次元固体撮像素子と機械式シャッタとを用いた画像入力装置に関する。

【0002】

【従来の技術】従来、2次元固体撮像素子と機械式シャッタとを用いた画像入力装置としては、例えば特開平9

−214829号公報には、CCDの電子シャッタ機能と機械式シャッタの組み合わせで、奇数フィールドと偶数フィールドとで露光量を変えて撮影した後、両フィールド画像をレベルシフトさせて合成し、輝度域の大きい被写体に対しても、階調再現で破綻のない画像が得られるようにしたデジタルスチルカメラについて開示がなされている。また、特開平2-149077号公報においては、半開式機械式シャッタを利用した際に、機械的シャッタの解放状態が設定値に至ったあとに電子式シャッタを用いて2次元固体撮像素子の露光を開始する方法が提案されている。

【0003】

【発明が解決しようとする課題】ところで、上記特開平9-214829号公報開示のデジタルスチルカメラにおいては、外部測光素子あるいはCCDの画像出力により被写体の明るさが測定され、CPUに内包される露光量制御手段により露光量を決定するようにしている。しかしながら、外部測光素子を利用した場合は、画像内の任意領域に着目して露光量を制御することが困難である。それを回避するために、CCDの画像出力を用いて露光量を制御する場合、画像の任意領域に着目して露光制御を行うことは可能になるが、CCDは画素信号を非破壊的に読み出すことが不可能なため、露光量をチェックするたびに撮像素子を露光しなおす必要があり、露光量の最適化を高速に行なうことが困難であると共に、露光量を決定したのちに再度本露光する必要があり、カメラの操作レスポンスが悪いという問題がある。また、CCDは画像の任意領域のみを走査選択することが不可能なため、露光量検出を高速に行なうためには、駆動速度を高速化する必要があり、装置の消費電力が大きくなってしまうという問題がある。

【0004】更に、特開平2-149077号公報開示のデジタルスチルカメラにおいては、露光制御を半開式機械式シャッタの絞り制御により行っており、半開式機械式シャッタの絞りを最適化するために露光量を検出しながら絞りを変更する必要があり、制御の高速化が困難であると共に、サーボ機構が不可欠なため低コスト化が困難である。更には、ストロボ発光時の露光量制御には予備発光が必要となり、やはりカメラの操作レスポンスが悪いと共に、プリストロボ発光のために消費電力が増えてしまうといった問題がある。

【0005】本発明は、従来の画素入力装置における上記問題点を解消するためになされたもので、露光中に部分画素の画素信号を非破壊読み出して、リアルタイムで高速に露光制御を行えるようにした画像入力装置を提供することを目的とする。

【0006】

【課題を解決するための手段】上記問題点を解決するため、請求項1に係る発明は、非破壊読み出し可能なX-Yアドレス選択型2次元固体撮像素子と、該2次元固体

撮像素子の前面に配置された機械式シャッタと、前記2次元固体撮像素子の全画素を一括して初期化するリセット手段と、前記機械式シャッタを開成した状態で前記リセット手段を作動させて前記2次元固体撮像素子の露光を開始させる手段と、前記2次元固体撮像素子の露光開始後、該撮像素子の一部の画素領域のみを非破壊読み出して得られた読み出し信号に基づいて、該撮像素子の露光時間制御を行う手段と、該露光時間制御手段からの露光終了信号に基づいて前記機械式シャッタを閉成して露光を終了させる制御手段とで画像入力装置を構成するものである。

【0007】このように構成した画像入力装置においては、非破壊読み出し可能なX-Yアドレス選択型2次元固体撮像素子のリセット手段の作動後の露光期間中に、該撮像素子の一部の画素領域のみを非破壊読み出して得られた読み出し信号に基づいて上記撮像素子の露光時間の制御が行われ、したがって、リアルタイムで高速の露光制御を行うことが可能となる。

【0008】

【発明の実施の形態】次に、実施の形態について説明する。図1は、本発明に係る画像入力装置に係る第1の実施の形態の全体構成を示す概略図である。図1において、1はレンズ、2は機械式シャッタ、3は非破壊読み出し可能なX-Yアドレス選択型2次元固体撮像素子、4は固体撮像素子3のビデオ出力信号を増幅するための増幅器、5は増幅されたビデオ出力信号をA/D変換するA/D変換器、6はA/D変換された撮像データを一時記憶するバッファメモリ、7は前記固体撮像素子を駆動制御するための各種タイミングパルスを発生するタイミングパルス発生回路、8は各部の動作を制御すると共に2次元固体撮像素子3と機械式シャッタ2の露光時間を制御するCPUである。

【0009】図2は、図1に示した第1の実施の形態における非破壊読み出し可能なX-Yアドレス選択型2次元固体撮像素子の構成例を示す図で、11は非破壊読み出しが可能な画素、12は垂直走査回路、13は水平走査回路、14は行方向に配列されている画素に共通に接続された行選択線で、垂直走査回路12から読み出し（行選択）信号φRDが印加されるようになっている。15は列方向に配列されている画素に共通に接続された垂直信号線で、水平走査回路13により駆動制御される水平選択スイッチ16を介して信号出力線17に接続されている。18は行方向に配列された画素に共通に接続された行リセット線で、OR回路19を介して垂直走査回路12及びリセットパルスφRSの供給線20に接続されている。なお、図2においては、単一の画素11のみ示しているが、画素11は行及び列方向に2次元状に配列され、画素アレイを構成している。

【0010】図3は、画素11の構成例を示す図で、この構成例では、光電変換素子21と、増幅用トランジスタ22

と、行選択用スイッチ23と、リセット用スイッチ24とで構成されている。本構成の画素はリセット用スイッチ24がオンしない限り、光電変換素子21に記憶された信号は保存され、画素信号を複数回読み出すことができる。

【0011】次に、このように構成されている第1の実施の形態の動作を、図4に示すタイミングチャートに基づいて説明する。まず、機械式シャッタ2を開成した状態において、リセット信号φRSを印加して全画素を同時にリセットし、撮像素子3の露光を開始させる。次いで、画素部の一部の領域、図示例では（i-1）行、i行及び（i+1）行の3行の画素信号の非破壊読み出しを行う。この特定部分の非破壊読み出しを複数回行い、その都度画素信号は増幅器4、A/D変換器5、バッファメモリ6を介してCPU8へ入力され、CPU8において（i-1）、i、（i+1）行のうち、いずれか1行について所定の露光量が得られたと判断されたとき、機械式シャッタ2を閉成させ、撮像素子3への露光を終了させる。この図示例ではi行の2回目の非破壊読み出しにおいて、所定の露光量に達し、AE終了の判断がなされている状態を示している。なお、図4のタイミングチャートでは、説明を簡単にするため水平選択パルスの記載を省略しているが、水平選択パルスは各々行選択信号φRDが出力されている期間の中で水平選択スイッチ16を順次走査し、画素信号を信号出力線17に出力する。

【0012】露光制御には画素部の一部領域（図示例では3行の画素）の画素信号を用いているが、該一部領域の画素信号に基づく上記機械式シャッタの閉成動作により、全画素同一の露光時間の設定を行うことができる。そして、機械式シャッタの閉成した後は、通常の全画素の読み出しを行うことにより、所定露光量の画素信号が得られる。

【0013】また上記実施の形態では、画素部の一部領域として3行（i-1, i, i+1）の画素部分を設定し、各行の画素信号を1行ずつ順次非破壊読み出しを行うようにしたものを見たが、各行の画素信号は必ずしも順次読み出す必要はなく、複数行同時に読み出すようにしてもよい。以下、第2の実施の形態として、図5に3行を同時に読み出す場合のタイミングチャートを示す。まず機械式シャッタ2を開成した状態において、リセット信号φRSを印加して全画素を同時にリセットし、撮像素子3の露光を開始させる。次いで、画素部の一部の領域、図示例では（i-1）行、i行及び（i+1）行の3行の画素信号を非破壊的に同時に選択して読み出す。このとき、選択される3行の同じ列に属する画素の信号電流は加算され、垂直信号線15に出力される。一般的に露光制御は露光を最適化したい領域の画素信号の平均値を求めて処理するため、3行分の画素信号が加算された情報を用いて露光状態を検知することにより、CPUでの処理を簡易化できると共に、行の読み出し回数を削減することができる。

【0014】また上記各実施の形態では、画素部の一部領域の画素信号を複数回非破壊読み出しして、所定露光量に達した時点で、機械式シャッタを閉成して露光を終了させるようにしたものを示したが、一部領域の画素信号を1回だけ非破壊読み出しして、その信号量に基づいて所定の露光時間を算出し（外挿処理）、その後の2回目以降の非破壊読み出しは行わず、上記算出された所定の露光時間に対応する時間に到達した時点で、機械式シャッタを閉成して、露光を終了させるようにしてもよい。

【0015】また、ストロボ補助光を併用して撮像を行うように構成した画像入力装置に対しても、本発明を適用することができる。以下第3の実施の形態として、図6に、図5で説明した第2の実施の形態にストロボを併用する例を示す。φRSを印加し、全画素をリセットした後、ストロボにより第1の発光が行われる。その後画素部の一部の領域の画素信号を非破壊的に読み出し、第1の発光による露光状態を検知する。露光が不十分と判断されると第2のストロボ発光を行い再度非破壊読み出しにより露光状態を検知する。最終的に露光量が最適化されるまでこれを繰り返し、最適化されたと判断されると、機械式シャッタを閉じると共に、全画素の読み出しを開始する。露光量を非破壊的に検知しながらストロボ露光を最適化し、最適化されたと判断した時点で全画素の読み出しを行えるため、従来必要であった露光量のチェックのためのプリ発光が不要となり、デジタルカメラの操作上のレスポンスが改善されると共に、ストロボの消費電力を削減できる。

【0016】なお、上記各実施の形態においては、リセット信号を印加して全画素同時にリセット動作を行わせる場合、各垂直信号線の電位が、垂直信号線への付加容量のために非常に不安定になる。この点を改善するため、図7に示すように、各垂直信号線15の一端に、リセット信号φRSで駆動されるクランプ用スイッチ31を設け、全画素リセット動作時に各垂直信号線15を基準電位に固定し（初期化）、安定化を図るようにする。

【0017】

【発明の効果】以上実施の形態に基づいて説明したように、本発明によれば、非破壊読み出し可能なX-Yアドレス選択型2次元固体撮像素子のリセット手段の作動後の露光期間中に、該撮像素子の一部の画素領域のみを非破壊読み出して得られた読み出し信号に基づいて該撮像素子の露光時間の制御が行われるように構成されてい

るので、リアルタイムで高速の露光制御を行うことが可能な画像入力装置を実現することができる。

【図面の簡単な説明】

【図1】本発明に係る画像入力装置の第1の実施の形態の全体構成を示す概略構成図である。

【図2】図1に示した第1の実施の形態における非破壊読み出し可能なX-Yアドレス選択型2次元固体撮像素子の構成例を示す図である。

【図3】図2に示した2次元固体撮像素子を構成する画素の構成例を示す図である。

【図4】図1に示した実施の形態の動作を説明するためのタイミングチャートである。

【図5】本発明の第2の実施の形態の動作を説明するためのタイミングチャートである。


【図6】本発明の第3の実施の形態の動作を説明するためのタイミングチャートである。

【図7】図2に示した2次元固体撮像素子の他の構成例を示す図である。


【符号の説明】

- 1 レンズ
- 2 機械式シャッタ
- 3 非破壊読み出し可能なX-Yアドレス選択型2次元固体撮像素子
- 4 増幅器
- 5 A/D変換器
- 6 バッファメモリ
- 7 タイミングパルス発生回路
- 8 CPU
- 11 非破壊読み出し可能な画素
- 12 垂直走査回路
- 13 水平走査回路
- 14 行選択線
- 15 垂直信号線
- 16 水平選択スイッチ
- 17 信号出力線
- 18 行リセット線
- 19 OR回路
- 20 リセット信号印加線
- 21 光電変換素子
- 22 増幅用トランジスタ
- 23 行選択用スイッチ
- 24 リセット用スイッチ


【図1】




【図2】




【図3】




【図4】




【図5】



【図6】



【図7】



フロントページの続き

Fターム(参考) 5C022 AA13 AB06 AB12 AB15 AB17

AB31 AC42 AC52

5C024 AA01 AA03 BA01 CA17 CA19

EA01 FA01 FA11 GA31 GA33

GA45 HA12 HA14 HA17 HA24

JA10